⑫公開特許公報(A)

昭62-23228

@Int_Cl_1

①出

顖

識別記号

浩

日本電気株式会社

庁内整理番号

國公開 昭和62年(1987) 1 月31日

H 03 K 17/60

7105-5J

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称 駆動回路

②特 頤 昭60-163348

20出 頭 昭60(1985)7月23日

⑫発 明 者 西村

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

19代 理 人 并理士 内 原 晋

明細

1. 発明の名称 駆動回路

2. 特許請求の範囲

と前記出力端子の電流値との間に比例関係を有するカレントミラー回路と、前記第2のトランジスタのペースと前記カレントミラー回路の入力端子とを接続し前記第2及び第3のトランジスタのペース電流値を決定する前記抵抗とを含むことを特徴とする駆動回路。

3. 発明の詳細な説明

〔 産業上の利用分野〕

本発明は慰動回路に関し、特にアナログ回路・ 論理回路等を駆動する駆動回路に関する。

(従来の技術)

従来のこの様の駆動回路は、第3図に示したように、ペースを入力端子 T11に、エミッタを正常位の電圧蒸端子 T14に、コレクタを抵抗 R11の一端に接続された PNPトランジスタ Q11と、ペースを抵抗 R11の他端に接続されたカレントホッギング防止用の抵抗 R12の一端に、エミッタを接地端子 T15に、コレクタを出力端子 T12に接続されたNPNトランジスタ Q12と、ペースを抵抗 R11

-135-

04/04/2004, EAST Version: 1.4.1

の他端に接続されたカレントホッギング防止用の抵抗 R13 の一端に、エミッタを負電位の電圧源端子 T18 に、コレクタを出力端子 T13 に接続された NP Nトランシスタ Q13 とを含み、NP Nトランシスタ Q11 のペースに接続された入力端子 T11 に入力を与え、NP Nトランシスタ Q12 及び Q13 のコレクタに夫々接続された出力端子 T12 及び T18 から出力を得るように構成されていた。

(発明が解決しようとする問題点)

第3図に示した従来の駆動回路においては、NPNトランジスタQ12及びQ13によるカレントホッギングを限止するためには夫々のペースに接続されたカレントホッギング防止用の抵抗R12及びR13による電圧降下を十分大きくする必要がある。集積回路において抵抗値の大きい抵抗を実現することはチップ上の面積の増大を招くことになり、集積度を低下させるという欠点があった。またNPNトランジスタQ13のエミッタに接続された負電圧の電圧演端子T16に加えられる負電圧値

と、前配第1のトランジスタに接続された共通端子、前配第2のトランジスタのペースに抵抗を介して接続された入力端子及び前配第3のトランジスタのペースに接続された出力端子を有し、前配入力端子の電流値と前配出力端子の電流値との間に比例関係を有するカレントミラー回路と、前配第2のトランジスタのペースと前配カレントラランジスタのペース電流値を決定する前記抵抗とを有している。

(寒施例)

次に本発明の実施例について図面を参照して説明する。

第1図は本発明の一実施例を示す回路図である。 第1図において本発明の一実施例は、カレントミラー回路10を有する駆動回路でペースを入力端子T₁に、エミッタを第1の電圧源端子T₄に、コレクタをカレントミラー回路10の共通端子Tαに接続された第1のPNPトランジスタQ₁と、ペースを抵抗R₁を介してカレントミラー回路10 がNPNトランジスタQ12のエミッタベースプレークダウン電圧を越えると正常に動作しなくたるという欠点もあった。更にNPNトランジスタQ12及びQ13のコレクタ電流に応じて、失々のベースに供給するドライブ電流を殺道に設定することが望ましいが、これを実現することは、前記カレントホッギング防止用の抵抗 R12 及びR13の抵抗値の比率を変更することになりカレントホッギング防止上からは望ましくないという欠点もあった。

(問題点を解決するための手段)

本発明の駆動回路は入力信号を与える入力端子に接続されるペース及び第1の電圧源端子に接続されるエミッタを有する第1のトランジスタと、接地端子に接続されたエミッタ及び第1の出力端子に接続されたコレクタを有し、前記第1の電圧源と逆極性の電圧を有する第2の問題子に接続されたエミッタ及び第2の出力端子に接続されたエミッタ及び第2の出力端子に接続されたコレクタを有し、前記第1のトランジスタと逆極性を有する第3のトランジスタと逆極性を有する第3のトランジスタ

の入力端子 T a に、エミッタを接地端子 T a に、コレクタを第 1 の出力端子 T 2 に接続された第 2 の N P N トランジスタ Q 2 と、ベースをカレントミラー回路 1 0 の出力端子 T a に、コレクタを第 2 の出力端子 T a に接続された第 3 の N P N トランジスタ Q a とを含んでいる。

第1の電圧源端子T。には正電圧+V。が、第2の電圧源端子T。には負電圧-V。が供給される。

第2図は本実施例におけるカレントミラー回路(CM)10を示す回路図である。カレントミラー回路10は第2図に示したように2つのPNPトランジスタQ。及びQ。より成り、夫々のエミッタは共に共通端子Tで、夫々のペースとトランジスタQ。のコレクタは共通に入力端子T。に、トランジスタQ。のコレクタは出力端子T。に接続されている。入力端子T。の入力電流をI。、出力端子T。の出力電流をI。、トランジスタQ。のエミッタ面積比を1:Kとすると次の拠係式が得られる。

 $I_5 = KI_4 \cdots (1)$

第1回にかいて入力端子Tiの入力がローレベルのとき、トランジスタ Qiはオンとなりトランジスタ Qiはオンとなりトランジスタ Qi及び Qiのペースには失々カレントミラー回路 10のトランジスタ Qi及び Qiのコレクタ電流 Ii及び Iiをと同じペース電流 Iiを及び Iiをが流れる。トランジスタ Qiのペース電流値はほど 抵抗 Riによって定まりペースーエミッタ間の順パイアス電圧を Varz とすると

$$I_{B2} = I_4 = \frac{V_C - V_{BE2}}{R_1}$$
 (2.

となり更に(1)式の関係から

 $I_{BB} - I_{B} - KI_{A} - KI_{BB} - \frac{K}{R_{1}} (V_{C} - V_{BE2}) \cdots (3)$

本実施例は(2)式及び(3)式に示したように、 駆動回路の出力トランジスタQ2及びQ1のコレク タ電流に応じて、抵抗R1の抵抗値及び前配エミッ タ面積比Kの値を定めることにより夫々のペース 電流を最適に設定して、効率の良い駆動回路が容 易に得られる。

さた本実施例は負電圧の電圧源端子 T。にトラ

- (1) 駆動回路の構成に必要な抵抗はペース電流値を決定する抵抗一本のみで済み、カレントホッギング防止用の抵抗値の大きい抵抗によるチップ面積の増大を来たさない。
- (2) カレントミラー回路のコレクターエミッタ逆 耐圧によって、出力トランジスタのエミッター ペース間ブレークダウンを防止できる。
- (3) 複数の出力トランジスタのコレクタ電流に応じて、ベース電流を最適に設定して効率の良い 駆動回路が容易に実現できる。
- 4. 図面の簡単な説明

第1図は本発明の一実施例を示す回路図、第2 図はカレントミラー回路を示す回路図、第3図は 従来の駆動回路を示す回路図である。

10 ……カレントミラー回路、Q1,Q2,Q1.Q4,Q6 ……トランジスタ、R1 ……抵抗、T1 … …入力端子、T2,T3 ……出力端子、T4,T6 … …電圧領端子、T6 ……接地端子、T7 ……カレントミラー回路の共通端子、T8 ……カレントミラ

ンジスタQ2のエミッタペースプレークダウン電を越えた個の負電圧が供給されてもカレントミラー回路10のトランジスタQ。のコレクターエミッタ逆耐圧で吸収されてトランジスタQ2のエミッタペースプレークダウンが発生することはない。なか、本実施例では、出力トランジスタが2個の場合を示したがカレントミラー回路の出力を多出力型とし、このカレントミラー回路の出力に夫々対応して出力トランジスタQ2を複数個散けることも可能である。

更に本実施例では第1図に示したよりにPNPトランジスタに入力しNPNトランジスタから出力を得る例を示したがこれらのトランジスタを総て逆極性とし、NPNトランジスタに入力し、PNPトランジスタから出力を得るように構成することもできる。

(発明の効果)

本発明は以上説明したように、駆動国路をカレントミラー回路を含んで梯成したことにより、 次のような効果が初られる。

ー回路の入力端子、T。……カレントミラー回路の出力端子。

代理人 弁理士 内 原





